삼성전자/사업/파운드리
최근 수정 시각: (5년 전)
삼성 파운드리에서 넘어옴
분류
1. 개요 [편집]
삼성전자의 파운드리 사업부는 DS(Device Solutions) 부문 내 시스템 LSI 사업부의 파운드리 사업팀으로 존재하였으나, 2017년 5월 12일 조직개편 설명회를 통해 파운드리 사업부를 분리해 독자적인 사업부로 승격이 되었다.
현재 파운드리 업계 내에서 18.8%의 점유율을 차지하여 업계 2위의 위치를 고수하고 있으며, 트렌드포스 측에 의하면 핀펫 소자가 적용되는 10나노 이하의 초미세공정에 한해서 2021년까지 TSMC와의 격차를 6대 4로 줄일 수 있을 것이라고 예측이 되고 있다.[1]
현재 파운드리 업계 내에서 18.8%의 점유율을 차지하여 업계 2위의 위치를 고수하고 있으며, 트렌드포스 측에 의하면 핀펫 소자가 적용되는 10나노 이하의 초미세공정에 한해서 2021년까지 TSMC와의 격차를 6대 4로 줄일 수 있을 것이라고 예측이 되고 있다.[1]
2. 역사 [편집]
파운드리 서비싱은 의뢰사가 설계ㆍ개발한 칩을 삼성전자에서 하청을 받아 생산해주는 것이다.[2] 이러한 파운드리 서비싱은 제품을 찍어내 주는 것일 뿐, 찍어낸 제품을 개발하는데 소요된 기술은 파운드리 서비싱 업체로 이전되지 않는다. 의뢰사에서 파운드리 업체에 하청을 줄 때 찍어낼 반도체의 회로가 담긴, 일종의 원판, 즉 마스크를 파운드리 업체에 제공하고 하청 계약이 만료되면 마스크를 다시 회수한다. 마스크는 컴퓨터 하드웨어의 MAC 어드레스처럼 고유한 식별 번호를 갖기 때문에 의뢰사 이외에는 회로 정보를 열람[3]하거나 복제하는 것이 불가능하다. 물론 파운드리 서비싱도 일정한 양품률을 보장해야 하기 때문에 상당한 수준의 기술력이 필요하지만, 파운드리 서비스를 했다고 해서 해당 회사의 전반적인 반도체 기술력이 제고되는 것은 아니다. 국내에서는 이 부분에 대한 인식이 부족한데 실제로 언론 보도를 보더라도 파운드리 서비싱을 한 것을 반도체 개발에 참여했다는 식으로 기술하는 것이 종종 보인다[4]. 파운드리 기술과 반도체 설계 기술은 완전히 다른 부류의 기술이다.
삼성전자는 2005년부터 파운드리 사업에 손을 대오기 시작했고, 2017년 5월 비메모리 사업부에서 파운드리 사업부를 분리하며 사업규모를 본격적으로 불리기 시작했다. 이후 삼성전자는 회사 자체의 엄청난 체급과 높은 비메모리 공정 수준으로 빠르게 사업 주도권을 키우고 있다.
2019년 3월, 트렌드포스 측에서는 삼성전자 파운드리 사업부의 2019 1Q 실적에 대하여 27.85억 달러로, 약 19.1%의 매출기준 점유율을 가졌을 것이라는 예측치를 발표하였다.[A]
2019년 6월 13일, 트렌드포스 측에서는 삼성전자 파운드리 사업부의 2019 2Q 실적에 대하여 27.73억 달러로, 약 18.0%의 매출기준 점유율을 가졌을 것이라는 예측치를 발표하였다.[A]
2019년 9월 4일, 트렌드포스 측에서는 삼성전자 파운드리 사업부의 2019 3Q 실적에 대하여 33.52억 달러로, 약 18.5%의 매출기준 점유율을 가졌을 것이라는 예측치를 발표하였다.[A]
2019년 12월 10일, 트렌드포스 측에서는 삼성전자 파운드리 사업부의 2019 4Q 실적에 대하여 34.70억 달러로, 약 17.8%의 매출기준 점유율을 가졌을 것이라는 예측치를 발표하였다.[A]
이를 통하여 추정해 보면 삼성전자는 2019년 파운드리 업계 내에서 점유율 18%대를 유지하면서 업계 2위의 포지션을 고수하였고, 총 매출액은 약 123.8억 달러, 한화 기준 약 14조원 중후반대의 매출을 달성했다는 사실을 역으로 추론해 낼 수 있다. 물론 파운드리 사업부의 매출의 절반 가량은 자사 내부거래로 인한 것이라는 점을 감안하여야 한다.[9]
삼성전자는 2005년부터 파운드리 사업에 손을 대오기 시작했고, 2017년 5월 비메모리 사업부에서 파운드리 사업부를 분리하며 사업규모를 본격적으로 불리기 시작했다. 이후 삼성전자는 회사 자체의 엄청난 체급과 높은 비메모리 공정 수준으로 빠르게 사업 주도권을 키우고 있다.
2019년 3월, 트렌드포스 측에서는 삼성전자 파운드리 사업부의 2019 1Q 실적에 대하여 27.85억 달러로, 약 19.1%의 매출기준 점유율을 가졌을 것이라는 예측치를 발표하였다.[A]
2019년 6월 13일, 트렌드포스 측에서는 삼성전자 파운드리 사업부의 2019 2Q 실적에 대하여 27.73억 달러로, 약 18.0%의 매출기준 점유율을 가졌을 것이라는 예측치를 발표하였다.[A]
2019년 9월 4일, 트렌드포스 측에서는 삼성전자 파운드리 사업부의 2019 3Q 실적에 대하여 33.52억 달러로, 약 18.5%의 매출기준 점유율을 가졌을 것이라는 예측치를 발표하였다.[A]
2019년 12월 10일, 트렌드포스 측에서는 삼성전자 파운드리 사업부의 2019 4Q 실적에 대하여 34.70억 달러로, 약 17.8%의 매출기준 점유율을 가졌을 것이라는 예측치를 발표하였다.[A]
이를 통하여 추정해 보면 삼성전자는 2019년 파운드리 업계 내에서 점유율 18%대를 유지하면서 업계 2위의 포지션을 고수하였고, 총 매출액은 약 123.8억 달러, 한화 기준 약 14조원 중후반대의 매출을 달성했다는 사실을 역으로 추론해 낼 수 있다. 물론 파운드리 사업부의 매출의 절반 가량은 자사 내부거래로 인한 것이라는 점을 감안하여야 한다.[9]
3. 사업 현황 [편집]
2016년 업계 최초로 10나노 공정 양산을 시작하였다. 또 7나노 공정 발표를 하였으며, 무어의 법칙의 한계인 7나노를 돌파했다. 참고로 4나노 이야기는 무려 2017년[10]에 발표한 내용이고 삼성이 양산 시작일을 알린 2020년도 바로 다음 해이다. 7나노 공정 개발이 늦은이유가 4나노 개발하느라 그런건가. 그리고 2018년에는 3nm 로드 맵을 공개하였다. 양산은 2020년부터라고.
다만, 파운드리 업계에서는 2018년 하반기부턴 삼성이 TSMC에 밀리는 것으로 보고 있다. 여기에는 TSMC의 적극적인 고객 확보와 과감한 투자가 있었다. TSMC는 애플과 AMD로부터 7nm 제품의 모든 라인업을 수주하는 데 성공했다.[11]
특히, 삼성이 NVIDIA의 차세대 암페어를 수주할 것이란 소식이 삼성발로 계속해서 나왔는데, NVIDIA의 CEO인 젠슨 황이 그것은 루머라고 밝히며 삼성이 체면을 단단히 구겼던 적이 있다. 그러나 2020년에 NVIDIA의 차세대 GPU인 암페어 내의 게이밍 라인업을 삼성이 수주하는데 성공하면서 이는 현실이 되었다. 기존에는 삼성 파운드리 사업부는 엔비디아의 GPU를 수주할 때 GP107 이하의 스몰 칩밖에 수주하지 못했지만 이번 암페어는 GA102 및 그 이하 라인업을 전량 수주하는데 성공한 것이다. 그러나 한 가지 맹점이 있다면 삼성이 수주한 GA102 이하 라인업은 삼성의 7nm가 아닌 8nm LPP 공정에서 양산될 예정이다. 7nm LPP 공정은 단가나 CAPA 면에서 아직까지는 부족했던 것으로 보여진다. 엔비디아 측에서는 TSMC와의 계약이 어긋나고, AMD가 Tier 1 고객이 된 점에 대해서 불만이 많았던 것으로 보이고, 7nm가 아닌 8nm 공정으로도 AMD GPU에 비해 밀리지 않을 것이라는 판단이 있었던 것으로 보이고하긴 7나노 짜리 나비가 12나노 짜리 2080Ti는 커녕 2080도 못잡았으니..., 삼성 측에서도 아직 역량이 부족하고 단가가 비싼 7nm 보다는 8nm 공정의 가격경쟁력을 어필하는 것이 더 나았다는 판단이 있었던 것으로 보인다. 그리고 사실 AMD가 사용하는 7HPC는 N7과는 달리 8LPP와의 밀도 차이가 그리 크지는 않다.
다만, 파운드리 업계에서는 2018년 하반기부턴 삼성이 TSMC에 밀리는 것으로 보고 있다. 여기에는 TSMC의 적극적인 고객 확보와 과감한 투자가 있었다. TSMC는 애플과 AMD로부터 7nm 제품의 모든 라인업을 수주하는 데 성공했다.[11]
특히, 삼성이 NVIDIA의 차세대 암페어를 수주할 것이란 소식이 삼성발로 계속해서 나왔는데, NVIDIA의 CEO인 젠슨 황이 그것은 루머라고 밝히며 삼성이 체면을 단단히 구겼던 적이 있다. 그러나 2020년에 NVIDIA의 차세대 GPU인 암페어 내의 게이밍 라인업을 삼성이 수주하는데 성공하면서 이는 현실이 되었다. 기존에는 삼성 파운드리 사업부는 엔비디아의 GPU를 수주할 때 GP107 이하의 스몰 칩밖에 수주하지 못했지만 이번 암페어는 GA102 및 그 이하 라인업을 전량 수주하는데 성공한 것이다. 그러나 한 가지 맹점이 있다면 삼성이 수주한 GA102 이하 라인업은 삼성의 7nm가 아닌 8nm LPP 공정에서 양산될 예정이다. 7nm LPP 공정은 단가나 CAPA 면에서 아직까지는 부족했던 것으로 보여진다. 엔비디아 측에서는 TSMC와의 계약이 어긋나고, AMD가 Tier 1 고객이 된 점에 대해서 불만이 많았던 것으로 보이고, 7nm가 아닌 8nm 공정으로도 AMD GPU에 비해 밀리지 않을 것이라는 판단이 있었던 것으로 보이고
EUV 공정의 대부분의 CAPA는 퀄컴이 차지한다. |
퀄컴으로 부터 X50 모뎀칩의 7nm LPP 수주를 받는데 성공하였고, 퀄컴 스냅드래곤 8 라인업을 제외한 700/600 라인업을 7/8nm 로 수주하는데 성공하였다.[12] 그리고 IBM POWER10의 7nm LPP 수주를 받았고, NVIDIA로부터 8nm LPP 공정으로 자율주행용 칩셋인 Orin, 그리고 GA102 이하의 전 라인업을 수주받는데 성공하였고, 기타 중화권 팹리스로부터 수주를 받은 상황인데, 이것만 해도 삼성 파운드리 사업부의 자체 캐파로는 이미 포화 상태이기 때문이다. TSMC와의 점유율 싸움에서 밀리는 것은 아래에 언급된 부분도 있지만 근본적으로 TSMC는 파운드리가 전업인 회사라서 CAPA 차이가 많이 날 수밖에 없다.
그리고 언플 측면에서도 삼성 파운드리 측만 언플을 한다는 것은 사실이 아니다. TSMC 또한 대만 디지타임즈를 통하여 삼성이 생산하는 스냅드래곤 765의 7nm 공정 수율이 매우 저조하다는 식의 언플을 했지만, 이는 전혀 현실이 아니라는 것만 드러났다. 최근에는 대만 디지타임즈 측에서 차기 퀄컴 스냅드래곤의 수주를 맡은 삼성전자의 5/4nm 공정 수율이 매우 낮다는 흑색선전 기사가 나와서 삼성전자 측에서 이에 반박하는 기사를 올릴 정도이다.
그리고 스냅드래곤 875의 수주물량 전체를 TSMC를 제치고 가져와 실적에 큰 도움이 될 것으로 예상된다. 그리고 비록 퀄컴, 엔비디아, 애플, AMD와 같이 1티어로 분류할 수 있는 팹리스는 아니지만 중화권 ARM AP 설계 업체인 락칩 또한 삼성 파운드리로 Migration이 이뤄진다는 것을 천명한 상황. 그동안의 CapEx로 인해 8nm ~ 5nm에 이르기까지 꽤 넓은 층의 수요를 흡수하는 데 성공한 것이다.
삼성 파운드리를 객관적으로 평가할수 있는 곳은 내부고객인 삼성SLI의 의뢰를 받는 한국 삼성전자 파운드리 사업부보다 거의 전량 위탁주문에 의존하는 미국 텍사스 오스틴의 삼성 파운드리 사업부[13]이다. 이 쪽은 현재 구공정부터 14nm까지 생산하고 있는데#, 현재 미국에 GF를 제외한 최신공정 팹이므로 이와 관련해서 꽤 많은 수주를 받고 있다.[14] 매출과 영업이익은 20년전 90년대에 공장이 돌아간 이후 꾸준히 상승세로 애플이 고객 리스트에서 이탈한 이후에도 오히려 영업이익율은 더 올라갔다. 다만 EUV 장비를 이용한 신공장 건설 및 신규투자는 이재용 재판 때문에 연기가 된 상태다. 그러나 이미 착공에 대한 인허가를 미정부로부터 받았고, 미국에게 최대한 잘 보일 필요가 있으므로 예정되로 진행이 될 예정이다.#
삼성전자에 적대적인 스탠스를 가진 대만 디지타임즈는 퀄컴 스냅드래곤 875가 전량 삼성전자의 5LPE 양산인게 거의 확정이 되자, 이제는 차기 스냅드래곤 제품이 다시 TSMC의 N4 공정으로 돌아올 것이라는 흑색선전을 하는 중이다. 그렇지만 디지타임즈의 보도와는 정 반대로 퀄컴에서 설계를 맡는 실무진들의 링크드인 프로필을 보면 여전히 퀄컴은 차기 4nm 공정 또한 삼성전자 파운드리 사업부에 맡기게 될 것으로 보인다.
퀄컴, 구글, 엔비디아, IBM 밎 중국 팹리스 사들의 AI 칩 & ASIC 수주 성공으로 인해 매 분기마다 파운드리 업계의 점유율을 발표하는 트렌드포스 측에 의하면, 2021년에 10nm 이하의 초미세공정에 한정하여 TSMC와 삼성전자 파운드리 사업부의 매출점유율 격차는 6 : 4 까지 줄어들 것이라는 전망을 제시하였다. 물론 TSMC는 마이크로미터 급 레거시 공정부터 5nm 초미세공정까지 넓은 포트폴리오를 가지고 있기 때문에 총 점유율 격차는 3 : 1 수준이지만, 삼성전자가 초미세공정에 선택과 집중을 하였기 때문에 이는 어쩔 수 없다.
4. 사업적인 측면에서 TSMC와의 비교 [편집]
삼성이 TSMC와의 경쟁, 파운드리 시장에서 불리하다고 평가받는 부분은 다음과 같다.
- 먼저, TSMC의 빅칩 생산 능력과 경험이 비교적 더 우수하다.
2010년대 후반의 반도체 업계의 동향은 단순히 제조 공정을 미세화하는 것뿐만 아니라 반도체 다이의 면적을 인위적으로라도 확장하여 열역학적 우위를 확보하려 노력[15]하고 있다. 빅칩 생산 능력을 공인 받은 TSMC의 제조 기반은 이러한 업계 동향에 부합한다. 반면, 삼성은 공정의 단순 미세화에 투자해왔을 뿐 빅칩 생산에 큰 신경을 쓰지 않았다. 오히려 입체 적층 기술에 많은 투자를 했는데, 이는 업계 동향에 역행하는 것이라고 평가되었다.
물론 이 문제는 지속적으로 해결하고 있는 중인데, 삼성은 Maxwell 시절부터 비록 엔트리 라인업에 한정되었지만 엔비디아로부터 지속적으로 GPU 수주를 받고 있고, GeForce 30 제품군에 들어가는 GA102라는 600평방mm의 면적을 가지는 빅칩 GPU를 수주, 2020년에 공개하는데 성공하였다. 그리고 과거에는 자사의 10nm 공정으로 400평방mm 면적의 퀄컴 센트리크 서버용 빅칩을 수주받았던 경험도 존재한다. 이는 IBM으로부터 자사의 7nm 공정으로 600평방mm의 면적을 가지는 POWER10의 수주를 받는 데에 중요한 경험이 되었다. 그리고 비록 ARM 계열 칩셋이지만 면적이 매우 넓은 축에 속하는 엔비디아의 자율주행용 칩셋인 Orin을 8nm LPP로 수주받는 데에 성공한 경험이 존재한다. 한 마디로 아예 빅칩을 못 뽑는다는 말은 아니라는 것이다.
게다가 절대적인 시장 규모로 보면 400평방mm를 넘어가는 PC용 빅칩은 매우 드물게 존재하고, MCM 방식에 대한 지속적인 연구로 인텔과 AMD는 자사의 칩 면적을 100~200평방mm 수준으로 억제하려고 노력하고 있다. 그리고 매 분기마다 약 3~4억대의 스마트폰이 판매되는데 이 스마트폰에 들어가는 AP, 통신칩, 이미지센서를 생산하는데 들어가는 웨이퍼의 수가 PC 시장이 소모하는 웨이퍼의 수보다 압도적으로 많고, 이는 모두 100평방mm 이하의 스몰 칩이다. 한마디로 삼성 입장에서는 선택과 집중을 하였고, 점차적으로 빅 칩을 생산하는 방향으로 확장을 진행하는 중인 셈이다.
- 다음으로, 생산 설비 투자와 관련이 있다.
TSMC같은 경우 수익 구조의 근본적인 개선을 위해선 생산 설비의 독립이 필요하다고 판단하고 2000년대 후반부터 자체적인 생산 설비 개발에 엄청난 투자를 해오고 있다. 실제로 20-16nm공정부터 자체 설비를 일부 투입했고, 7nm공정에선 자체 설비의 비중을 늘려가는 양상이다. TSMC는 2030년대 초반 ASML이나 AMAT으로부터 설비를 완전히 독립하겠단 계획을 세워두었다. 반면, 삼성은 여전히 ASML의 설비에 의존하고 있으며, 결정적으로 이는 삼성의 EUV공정 도입을 지연시키고 말았다. 쉽게 이야기해서 납기와 관련된 부분에서 고객의 신뢰를 얻기 어려워진 것이다.
- 마지막으로, 삼성은 독자적인 반도체 개발, 연구 능력을 갖추고 있는 회사란 점이다.
TSMC의 변하지 않는 모토가 '고객과 절대로 경쟁하지 않는다'라는 점이다. 이 점은 고객사가 하청을 줄 때 제품에 대한 사양, 정보[16]를 노출시켜도 심정적 불안감을 최소화시킬 수 있단 큰 장점이 있다. 반면, 고객과 잠재적 경쟁 관계에 있는 삼성은 이런 점에서 고객에게 심정적 불안감을 주기에 충분하다. 특히, 애플 같은 경우 이 점을 이유로 삼아 아예 탈 삼성을 표방하고 손해를 보더라도 삼성의 제품을 쓰지 않겠다 천명한 것이 대표적이다. 이를 해결하기 위해선 파운드리 부문을 삼성전자에서 아예 분리시켜 법인과 생산 기반을 독자화해야 하지만, 이는 삼성전자의 수직계열화식 경영 방침과는 정면으로 위배되기 때문에 삼성전자는 그럴 계획이 없다고 밝힌 상태이다.
물론 위에 서술된 리스크들로 인하여 삼성전자의 파운드리 사업부가 TSMC를 앞설 수 없다는 것이지 현재와 같은 '비대칭적인 2인자' 자리는 그대로 유지할 수 있을 것으로 전망이 된다. 엄연히 TSMC와 경쟁할 수 있는 기술력을 가진 유일한 회사이고, TSMC보다 더 싼 가격에 웨이퍼를 공급할 수 있는 회사이고, 마지막으로 다시 TSMC 독주 시스템으로 회귀하게 되면 가장 손해를 입을 곳은 바로 팹리스 기업들이기 때문이다. 그리고 삼성의 파운드리 사업부는 삼성전자의 여러가지의 사업영역 확장분야중 한 가지지만, TSMC는 파운드리 사업 그 자체가 회사의 존속 가능성을 결정하기 때문에 사활을 걸고 달려들 수 밖에 없기 때문에 TSMC 측에서는 절대로 삼성전자의 추월을 용납하지 않을 것이다.
5. 삼성전자와 타 파운드리 사의 기술력 비교 [편집]
- 사업 관련 내용이나 팹리스 사로부터의 수주와 관련된 내용은 윗 문단에 적고 본 문단에는 기술적인 부분만 작성합니다.
- PPA의 비교는 되도록이면 동일 아키텍쳐를 통하여 비교합니다.
파운드리 업계에서 FinFET 소자 기술을 바탕으로 14nm, 혹은 그 이하의 미세공정 양산에 성공한 기업은 2020년 7월 현재 시점에서 TSMC와 삼성전자 파운드리 사업부, 그리고 인텔과 글로벌파운드리 말고는 존재하지 않는다. 현재 SMIC, UMC 등의 파운드리 회사들이 미세공정 양산을 위하여 연구중이지만 위에 언급된 4개의 회사를 따라잡기에는 역부족인 것으로 보여진다.
이 4개의 회사의 기술력을 비교하기 위해서는 양산 수율이 어느 시점에 본 궤도에 올랐는지와, 공정 자체의 PPA, 즉 Performance, Power, Area 측면에서의 자료가 필요하다. Area, 즉 면적과 면적의 역수인 트랜지스터 밀도는 상대적으로 쉽게 파악할 수 있으나 Performance, Power는 각 회사들이 정보를 쉽게 공개하지 않기 때문에 최대한 비슷한 조건에서의 결과를 통하여 간접적으로 추론해 내야 한다. 아래의 비교 자료들도 PPA + 양산 시점을 기준으로 서술되었다.
5.1. 20nm [편집]
[ SPEC 기준 성능, 전력 비교 데이터(클릭시 확대) ]
SPEC 2006 기준 CPU 연산 성능과 전력 대비 성능 비교 데이터 | |
TSMC의 20nm 공정은 20SoC 라는 명칭이 부여되었고, 삼성전자 S.LSI(現 파운드리 사업부)의 20nm 공정은 20LPE라는 명칭이 부여되었다.
동일한 Cortex-A57, Cortex-A53 CPU를 20SoC, 20LPE에서 양산한 결과 두 공정간의 전력 대비 성능 격차는 매우 크게 벌어진다는 사실을 알 수 있다. 삼성의 Cortex-A57은 단 1.77W를 소모하는데 비해 TSMC의 Cortex-A57은 2.8W에 육박하는 전력을 소모하고, Cortex-A53은 Perf/W가 거의 두 배 차이로 벌어지는 것을 볼 수 있다. 물론 삼성이 사용한 Cortex-A57/A53은 ARM이 제공한 RTL에서 전력, 면적 측면을 개선 시키는 추가적인 최적화가 이루어 졌기 때문에 완전히 동일한 조건에서의 수평적인 비교라고 보기는 어렵지만, ARM측의 설계 미스가 분명히 존재했던 Cortex-A57이 아닌 Cortex-A53에서의 Perf/W가 2배 이상으로 벌어지는 것을 보았을 때 20SoC에 면죄부를 주기는 어렵다.
그리고 20SoC 공정에서 양산된 Apple Silicon A8도 매우 낮은 수준의 성능 증가폭을 보여주었다는 사실도 20SoC가 상대적으로 열세였다는 간접적인 증거가 될 수 있다. Apple A6과 A7은 전 세대 대비 CPU, GPU 성능 2배 증가, A9는 전 세대 대비 CPU 성능 1.7배, GPU 성능 1.9배 였지만, 20SoC에서 양산된 Apple A8은 CPU 성능은 전작 대비 25%, GPU 성능은 전작 대비 50% 향상에 그쳤기 때문이다.
[ 면적 관련 자료(클릭시 확대) ]
다만 셀 크기, 즉 면적 측면에서는 삼성의 20LPE가 TSMC의 20SoC 보다는 덜 미세하다는 사실을 알 수 있다. 20LPM은 CPP 86nm x M2P 64nm로 셀 크기 자체를 20SoC보다 더 미세하고 자사의 14LPE에 준하는 수준으로 줄였지만, 실제로 20LPM 공정은 사용된 사례가 존재하지 않는다. 요약하자면 면적 측면에서는 20LPE > 20SoC > 20LPM > 삼성 14nm 인 셈이다.
5.2. 14/16nm [편집]
TSMC의 16nm는 16FF, 16FF+와 16FFC, 그리고 16nm에서 파생된 12FFN과 같은 공정들이 존재하고, 삼성의 14nm 또한 14LPE, 14LPP, 14LPC, 14LPU와 14nm에서 파생된 삼성 11LPP와 글로벌 파운드리의 12LP, 12LP+가 존재한다. 두 회사의 14nm와 16nm간의 비교는 Apple Silicon A9가 14LPE, 16FF 공정으로 혼용 생산이 이뤄지면서 많은 사람들과 IT 웹진들의 관심을 끌었다.
최초로 아이폰 6s/6s Plus가 공개되었을 때 각종 웹진에서는 두 회사에서 생산된 A9 간에 어떠한 차이가 있는지에 대하여 알아보기 위해 여러가지 테스트를 진행하였다. 다른 항목에서는 삼성제 A9와 TSMC제 A9간에는 편차가 거의 존재하지 않았지만, Geekbench 3, 즉 CPU를 지속적으로 Full Load를 걸어서 혹사 시킬때 배터리 지속시간이나 성능 유지 측면에서 삼성제 A9가 더 낮은 결과를 보여줬다는 결과들이 다수 공개되었다. 이는 공정의 비교에 쓰이는 3가지 요소인 P / P / A중 첫번째 P인 성능(Performance), 즉 스피드 게인 측면에서 삼성 14LPE가 더 열등하다는 것이 아니냐는 주장이 제기되었다.
좌측의 그래프는 IYD에서 삼성제 / TSMC제 기기를 각각 2개씩 준비하여 Geekbench 3을 지속적으로 구동하였을 때 쓰로틀링 특성이 어떠한 지에 대하여 측정한 결과이다. 이 결과를 참고하여 보면 TSMC제의 기기가 고클럭에서 더 유리하다는 사실을 간접적으로 추론할 수 있고, 반대로 우측의 그래프에서는 상대적으로 저클럭으로 구동이 되는 GPU를 지속적으로 혹사시켰을 때 삼성 14LPE가 더 유리하다는 사실을 간접적으로 추론할 수 있었다.
이러한 데이터들을 통하여 IYD 측(現 DrMOLA) 에서는 다음 사진과 같이 삼성의 14LPE와 TSMC 16FF간에 윗 그래프에서 보이는 것처럼 각 사의 공정마다 비교 우위를 가지는 클럭 대가 서로 다르다는 결론을 내렸다.
그러나...
그러나 표본수를 늘려서 비교해 본 결과 이번에는 삼성제 A9가 TSMC제 A9보다 Speed Gain 측면에서 우위를 점한다는 결과가 나오게 되고 각 사의 공정간의 우열 관계는 다시 매우 불명확해지게 되었다. 같은 아이폰 6S 내의 A9는 동일한 조건에서 TSMC가 Speed Gain이 더 높았지만, 같은 아이폰 SE 내의 A9는 6S 내의 A9 쓰로틀링 테스트 결과에서 나타난 격차보다 2배 더 큰[17] 격차를 내면서 삼성제 A9가 더 앞섰기 때문이다. 일부 사이트에서는 삼성 14LPE를 폄하하기 위한 목적으로 표본 수가 적었을 때의 테스트 결과를 매직 그래프 수준으로 확대한 해당 그래프 사진 한 장만 다른 곳에 퍼 나르면서 악의적인 여론을 조성하였고, IYD(現 DrMOLA) 측에서 표본 수를 늘려서 다시 테스트를 한 결과가 존재한다는 사실은 거의 알려지지 않은 측면이 존재한다.
이 문제에 대하여 애플의 입장은 두 제조사가 생산한 Apple A9 간의 성능 차이는 없다. 라는 스탠스를 유지하고 있고, 해외 벤치마크 자료들도 삼성제 A9가 쓰로틀링 특성이 나쁘다는 결과와 TSMC제 A9가 쓰로틀링 특성이 나쁘다는 결과가 혼재되어 있다. IYD(現 DrMOLA) 측에서는 테스트 결과를 올리면서
[ 아이폰 6s / 6s Plus 내의 삼성 14LPE, TSMC 16FF 쓰로틀링 비교 그래프(클릭시 확대) ]
아이폰 6s / 6s Plus 내의 삼성 14LPE, TSMC 16FF 쓰로틀링 비교 그래프 | |
최초로 아이폰 6s/6s Plus가 공개되었을 때 각종 웹진에서는 두 회사에서 생산된 A9 간에 어떠한 차이가 있는지에 대하여 알아보기 위해 여러가지 테스트를 진행하였다. 다른 항목에서는 삼성제 A9와 TSMC제 A9간에는 편차가 거의 존재하지 않았지만, Geekbench 3, 즉 CPU를 지속적으로 Full Load를 걸어서 혹사 시킬때 배터리 지속시간이나 성능 유지 측면에서 삼성제 A9가 더 낮은 결과를 보여줬다는 결과들이 다수 공개되었다. 이는 공정의 비교에 쓰이는 3가지 요소인 P / P / A중 첫번째 P인 성능(Performance), 즉 스피드 게인 측면에서 삼성 14LPE가 더 열등하다는 것이 아니냐는 주장이 제기되었다.
좌측의 그래프는 IYD에서 삼성제 / TSMC제 기기를 각각 2개씩 준비하여 Geekbench 3을 지속적으로 구동하였을 때 쓰로틀링 특성이 어떠한 지에 대하여 측정한 결과이다. 이 결과를 참고하여 보면 TSMC제의 기기가 고클럭에서 더 유리하다는 사실을 간접적으로 추론할 수 있고, 반대로 우측의 그래프에서는 상대적으로 저클럭으로 구동이 되는 GPU를 지속적으로 혹사시켰을 때 삼성 14LPE가 더 유리하다는 사실을 간접적으로 추론할 수 있었다.
[ 클럭 특성 비교(클릭시 확대) ]
이러한 데이터들을 통하여 IYD 측(現 DrMOLA) 에서는 다음 사진과 같이 삼성의 14LPE와 TSMC 16FF간에 윗 그래프에서 보이는 것처럼 각 사의 공정마다 비교 우위를 가지는 클럭 대가 서로 다르다는 결론을 내렸다.
그러나...
[ 쓰로틀링 비교 그래프(클릭시 확대) ]
아이폰 SE 내의 삼성 14LPE, TSMC 16FF 쓰로틀링 비교 그래프 우측의 그래프는 좌측의 그래프를 확대한 것이다. | |
그러나 표본수를 늘려서 비교해 본 결과 이번에는 삼성제 A9가 TSMC제 A9보다 Speed Gain 측면에서 우위를 점한다는 결과가 나오게 되고 각 사의 공정간의 우열 관계는 다시 매우 불명확해지게 되었다. 같은 아이폰 6S 내의 A9는 동일한 조건에서 TSMC가 Speed Gain이 더 높았지만, 같은 아이폰 SE 내의 A9는 6S 내의 A9 쓰로틀링 테스트 결과에서 나타난 격차보다 2배 더 큰[17] 격차를 내면서 삼성제 A9가 더 앞섰기 때문이다. 일부 사이트에서는 삼성 14LPE를 폄하하기 위한 목적으로 표본 수가 적었을 때의 테스트 결과를 매직 그래프 수준으로 확대한 해당 그래프 사진 한 장만 다른 곳에 퍼 나르면서 악의적인 여론을 조성하였고, IYD(現 DrMOLA) 측에서 표본 수를 늘려서 다시 테스트를 한 결과가 존재한다는 사실은 거의 알려지지 않은 측면이 존재한다.
이 문제에 대하여 애플의 입장은 두 제조사가 생산한 Apple A9 간의 성능 차이는 없다. 라는 스탠스를 유지하고 있고, 해외 벤치마크 자료들도 삼성제 A9가 쓰로틀링 특성이 나쁘다는 결과와 TSMC제 A9가 쓰로틀링 특성이 나쁘다는 결과가 혼재되어 있다. IYD(現 DrMOLA) 측에서는 테스트 결과를 올리면서
"어쨌든. 여기서 우리는 비로소 A9 AP간의 편차가 제조사 때문이 아닐 수 있겠단 생각을 해 보게 되었습니다. 그러고 보면 해외 벤치마크 자료 중에도, 삼성의 쓰로틀링 특성이 TSMC보다 나쁘단 결론과 그 반대의 결론이 혼재해 있기도 했습니다. 나아가 실은 그 모든 '제조사간의 편차'로 여겨졌던 것들이, 각 제조사 내부에서도 일상적으로 발생하는 '개체간의 편차'가 아니었을까 하는 가정을 세워볼 수도 있게 되었습니다. 이것을 정확히 검증하려면 샘플을 적어도 100대, 1000대 정도는 확보한 후 일일이 테스트를 해 봐야겠습니다만 그럴 여건이 아니니, 일단은 '이럴 수도 있다'는 가설로만 여겨 주시기 바랍니다."
라는 말을 덧붙였다.
면적과 밀도(Area) 측면에서는 삼성 14LPE가 TSMC의 16FF 공정보다 더 미세하다. TSMC의 16FF는 자사의 20nm 공정과 동일한 셀 크기를 가지는 데에 비해[18] 삼성의 14LPE는 20LPE보다 유의미한 면적 감소를 이뤄냈다. 수치 상으로 드러나는 CPP는 삼성이 더 미세한 모습을 보여주고 있고, 삼성의 14nm 공정은 TSMC와는 다르게 SDB가 적용되어 있기 때문에 실질적인 밀도 차이는 훨씬 크다. 같은 Apple A9를 생산하는데 삼성제 A9의 면적이 96 평방mm 이고, TSMC의 A9의 면적이 104 평방mm이라서 밀도가 그리 크게 차이나지 않는다고 생각할 수도 있겠지만, 우측 상단의 사진에서 볼 수 있는 것처럼 삼성제 A9는 9T 셀, TSMC의 A9는 7.5T 셀을 사용하고 있다는 점을 참고해야 한다.
결론적으로 삼성의 14nm 공정은 9T 셀을 쓰고도 TSMC와 비교하여 면적 측면에서 소폭 우위를 가진다. 는 결론에 도달할 수도 있고, 역으로 삼성의 14nm 공정은 9T 셀을 써야 TSMC 16nm 7.5T 셀과 스피드 게인 측면에서 그나마 비빌 수 있다. 라는 결론에 도달할 수도 있다.
본격적으로 제품화가 이뤄지기 시작한 시기는 삼성의 14LPE가 TSMC의 16FF보다 반 년 빠르다. 삼성의 14LPE는 엑시노스 7420에 최초로 적용되었고, TSMC의 16FF는 삼성의 14LPE와 14LPP와 시기적으로 중간 시점에 등장한 Apple Silicon A9에 최초로 적용되었다.
[ 삼성 파운드리 14nm와 TSMC 16nm의 면적 관련 데이터(클릭시 확대) ]
14LPE와 16FF간의 CPP 및 M2P와 셀 사이즈 비교 | |
면적과 밀도(Area) 측면에서는 삼성 14LPE가 TSMC의 16FF 공정보다 더 미세하다. TSMC의 16FF는 자사의 20nm 공정과 동일한 셀 크기를 가지는 데에 비해[18] 삼성의 14LPE는 20LPE보다 유의미한 면적 감소를 이뤄냈다. 수치 상으로 드러나는 CPP는 삼성이 더 미세한 모습을 보여주고 있고, 삼성의 14nm 공정은 TSMC와는 다르게 SDB가 적용되어 있기 때문에 실질적인 밀도 차이는 훨씬 크다. 같은 Apple A9를 생산하는데 삼성제 A9의 면적이 96 평방mm 이고, TSMC의 A9의 면적이 104 평방mm이라서 밀도가 그리 크게 차이나지 않는다고 생각할 수도 있겠지만, 우측 상단의 사진에서 볼 수 있는 것처럼 삼성제 A9는 9T 셀, TSMC의 A9는 7.5T 셀을 사용하고 있다는 점을 참고해야 한다.
결론적으로 삼성의 14nm 공정은 9T 셀을 쓰고도 TSMC와 비교하여 면적 측면에서 소폭 우위를 가진다. 는 결론에 도달할 수도 있고, 역으로 삼성의 14nm 공정은 9T 셀을 써야 TSMC 16nm 7.5T 셀과 스피드 게인 측면에서 그나마 비빌 수 있다. 라는 결론에 도달할 수도 있다.
본격적으로 제품화가 이뤄지기 시작한 시기는 삼성의 14LPE가 TSMC의 16FF보다 반 년 빠르다. 삼성의 14LPE는 엑시노스 7420에 최초로 적용되었고, TSMC의 16FF는 삼성의 14LPE와 14LPP와 시기적으로 중간 시점에 등장한 Apple Silicon A9에 최초로 적용되었다.
5.3. 8/10nm [편집]
삼성전자는 10LPE, 10LPP, 10LPU 등으로 구성된 10nm 공정과 해당 공정에서 하프노드 수준의 개선을 이룬 8LPP, 8LPU로 구성된 8nm 공정 라인업을 보유하고 있다. TSMC는 10nm 세대에 CLN10FF(약칭 10FF) 이라는 단 한가지의 공정만 내놓고 최대한 빠르게 ArF 이머젼 쿼드 패터닝 방식을 통한 N7 공정으로 넘어갔다. 인텔의 10nm는 명칭 자체는 10nm긴 하지만 종합적인 면에서 삼성/TSMC의 7nm에 준하는 수준의 공정이다.
해당 표는 Anandtech에서 측정한 모바일 CPU들의 SPEC 2006 측정 자료이다. 표 좌측의 그래프는 CPU가 소모하는 전력, 그리고 전력에 시간을 곱한 총 소모 에너지 양(J)에 SPEC 2006 테스트 결과 점수를 나눠서 도출된 효율 상수이고, 우측의 그래프는 SPEC 2006을 바탕으로 CPU의 성능을 표기한 자료이다. 최대한 수평적인 비교를 위하여 동일한 Cortex-A73이 동일한 클럭(2.3GHz ~ 2.4GHz)으로 작동할 때의 성능(Perf)과 전력(Power), 그리고 효율 상수(J/SPECSpeed)을 비교해 봐야 한다. 아키텍챠가 동일하지 않다면 비교의 의미가 없고, 스윗 스팟을 넘기면 클럭의 차이에 따라서 효율도 기하급수적으로 변하기 때문이다.
표에서 필요한 데이터를 정리하여 보면 다음과 같다.
[ SPEC 2006 기준 CPU 정수 성능과 FP 연산 능력 및 효율 데이터(클릭시 확대) ]
SPEC 2006 기준 CPU 정수 성능과 FP 연산 능력 및 효율 데이터 |
해당 표는 Anandtech에서 측정한 모바일 CPU들의 SPEC 2006 측정 자료이다. 표 좌측의 그래프는 CPU가 소모하는 전력, 그리고 전력에 시간을 곱한 총 소모 에너지 양(J)에 SPEC 2006 테스트 결과 점수를 나눠서 도출된 효율 상수이고, 우측의 그래프는 SPEC 2006을 바탕으로 CPU의 성능을 표기한 자료이다. 최대한 수평적인 비교를 위하여 동일한 Cortex-A73이 동일한 클럭(2.3GHz ~ 2.4GHz)으로 작동할 때의 성능(Perf)과 전력(Power), 그리고 효율 상수(J/SPECSpeed)을 비교해 봐야 한다. 아키텍챠가 동일하지 않다면 비교의 의미가 없고, 스윗 스팟을 넘기면 클럭의 차이에 따라서 효율도 기하급수적으로 변하기 때문이다.
표에서 필요한 데이터를 정리하여 보면 다음과 같다.
AP 명칭 / CPU 아키텍쳐 | 생산 공정 | 정수 성능 / 전력 / 효율 상수(J/SPECSpeed) | 부동소숫점 성능 / 전력 / 효율 상수(J/SPECSpeed) |
퀄컴 스냅드래곤 835 / Cortex-A73 (2.45 GHz) | 삼성 10nm LPE | 13.59 / 1.46W / 981 | 16.63 / 1.69W / 461 |
하이실리콘 기린 970 / Cortex-A73 (2.36 GHz) | TSMC CLN10FF | 13.00 / 1.38W / 1019 | 16.12 / 1.72W / 501 |
클럭이 상승하면 전압도 상승하기 때문에 전력 소모량은 기하급수적으로 상승하게 된다. 따라서 같은 CPU(Cortex-A73)에 비슷한 클럭(2.3~2.4GHz)에서의 전력, 그리고 효율 상수를 비교해 보았을 때, N10 공정과 10LPE 공정은 오차 범위 내 동급의 전력 효율을 보여준다는 사실을 알 수 있다. 두 공정에서 생산된 CPU는 모두 공통적으로 정수 연산, 부동소숫점 연산시 거의 비슷한 양의 전력을 소모한다는 것이 드러났기 때문이다.
[ 면적 관련 데이터(클릭시 확대) ]
면적 측면에서는 삼성 10LPE보다 TSMC 10FF가 소폭 미세하고, CPP와 M2P를 통해 계산이 이뤄지는 ASML Standard Node 기준으로도 TSMC측의 10FF가 더 미세하다. 그리고, 삼성 10LPP는 10FF보다 소폭 더 미세하다. 그러나 10LPE / 10FF / 10LPP의 트랜지스터 밀도는 유의미한 수준의 차이를 가지지는 않는다.
One thing that I also noticed, is that in very low idle loads where there’s just some light activity on the A55 cores, the Exynos 9820 variant actually uses less power than the Snapdragon unit. The figures we’re talking about here are 20-30mW, but could possibly grow to bigger values at slightly more moderate loads. It’s possible that Qualcomm has more static leakage to deal with on the 7nm process than Samsung on 8nm, one thing that I’ve come to hear about the TSMC 7nm node.
동일한 ARM Cortex-A55로 비교해 본 결과 10nm 공정의 파생 공정인 8LPP는 7FF와 비교하였을때 밀도, Full Load 시의 효율 면에서 종합적으로 열세라고 평가되지만, Idle 시의 정적 누설전력이 약 20~30mW 더 낮다는 장점을 가지고 있다.
삼성의 8LPP와 TSMC의 N7 라인업은 이름과는 달리 밀도 차이가 꽤 크지만, N7 라인업 중 N7 HPC 라인업은 8LPP와 밀도 측면에서 비슷한 수준인 것으로 평가되고 있다. 인텔의 10nm 공정 또한 HD 셀에서 HP, UHP 셀로 고성능화가 이뤄지면 이에 따른 Trade-off로 인하여 밀도 측면에서 희생이 이뤄지고, UHP 셀의 경우에는 N7 HPC와 밀도 측면에서 비슷한 수준인 것을 볼 수 있다.
시기 면에서는 본격적으로 10nm 탑재 제품의 상용화가 이뤄진 시기는 삼성 10nm가 반년 더 빠르다. 삼성 10LPE는 2017년 초에 출시된 갤럭시 S8의 삼성 엑시노스 8895 & 퀄컴 스냅드래곤 835를 양산하는데 사용되었고, TSMC의 N10 공정은 2017년 하반기에 출시된 아이폰 X의 Apple A11을 양산하는데 사용되었다.
[ 인텔 10nm 면적 세부 데이터(클릭시 확대) ]
인텔 10nm 공정 면적 & 밀도 세부 데이터 | |
한편 인텔의 10nm 공정은 특이하게도 자사의 이전 세대 공정인 14nm와 비교할 수 있는 데이터가 존재한다. Anandtech 측에서는 14nm 공정에 생산된 카비레이크 Core i3-8130U와 10nm 공정에서 생산된 캐논레이크 Core i3-8121U 간의 비교 리뷰를 진행하였다. 두 CPU 모두 같은 스카이레이크 아키텍쳐에 동일한 수준의 TDP, 베이스 클럭을 가지고 있기 때문에 비교할 수 있는 조건이 잘 갖춰진 셈이다.
[ 인텔 10nm vs 14nm 비교 자료(클릭시 확대) ]
인텔 10nm vs 14nm 비교 자료 | |
좌측 상단과 우측 상단의 그래프를 보면, 14nm 카비레이크는 AVX2 테스트 중에 2GHz 후반대의 클럭을 유지하였고, 10nm 캐논레이크는 AVX2 테스트 중에 2GHz 초반대의 클럭을 유지하는 모습을 보여주었다. 물론 클럭 차이만큼 전력 소모도 차이가 있었는데 카비레이크는 클럭이 유지되는 구간동안 평균 15.0W, 캐논레이크는 12.6W의 전력을 소모하였다. 하지만 카비레이크 CPU가 전체 테스트를 더 빨리 종결하였고, 그로 인하여 카비레이크 CPU가 소모한 전력이 오히려 더 적다는 계산이 나오게 되었다.
Core i3-8121U (CNL) consumes 867 mWh
Core i3-8130U (KBL) consumes 768 mWh
한편 비교 자료의 아랫 그래프에는 CPU 내의 언코어 부분을 제하고, 두 CPU 모두 2.2GHz 클럭을 유지할 때의 전력 소모가 나왔는데 10nm 공정인 캐논레이크는 10W를 소모하는데 반해, 14nm 공정인 카비레이크는 단 7W만 소모한다는 결과가 도출이 되었다. 캐논레이크를 양산하는데 쓰인 공정이 10nm HD 공정인데도 2.2GHz 구간에 14nm 공정과 비교해서 효율면에서 역전당하는 것을 보면 인텔의 10nm 공정과 소위 말하는 '하이퍼 스케일링' 이라는 전략이 너무 무모했다는 목소리가 나오는 상황.
[ 인텔 아이스레이크 전력효율과 10SF 공정(클릭시 확대) ]
좌측은 타사 CPU와 인텔 아이스레이크 CPU의 전력효율 비교 그래프 우측은 인텔의 10nm SuperFin(10SF) | |
최근 출시된 Sunny Cove CPU는 인텔 10nm 공정의 고질병을 그래도 어느정도 해소한 것으로 보인다. 아이스레이크-U/Y는 캐논 레이크가 사용한 10nm 공정에서 밀도를 희생하여 Speed Gain을 얻은 10nm+ 공정이고, 해당 공정과 신 아키텍쳐를 통하여 AMD가 사용한 TSMC의 7nm HPC 공정과 유사한 전력효율을 가진다는 것을 알 수 있다. 그리고 인텔은 더 이상
시기 면에서는 본격적으로 인텔 10nm 탑재 제품의 상용화가 이뤄진 시기는 2018년 초이다. 그러나 2018년 초에 출시된 캐논 레이크는 단 2개의 코어만 활성화 할 수 있고, 내장 그래픽(IGP)은 아예 비활성화가 되어있고, 성능과 전력소모 측면에서도 도저히 정상적인 수율로 양산되었다고 보기 어려운 하자품이다. 그 이후 타사의 7nm 공정에 비견할 수 있는 아이스 레이크가 최초로 상용화 된 시기는 2019년 하반기이다.
5.4. 7nm [편집]
[ SPEC 2006 기준 CPU 정수 성능과 FP 연산 능력 및 효율 데이터(클릭시 확대) ]
SPEC 2006 기준 CPU 정수 성능과 FP 연산 능력 및 효율 데이터 |
TSMC는 자사의 7nm 공정에 세대별로 N7(7FF), N7P(7FFP), N7+(7FF+) 라는 명칭을 부여하였고, 삼성의 7nm 공정은 7LPP가 유일하다.
해당 표는 Anandtech에서 측정한 모바일 CPU들의 SPEC 2006 측정 자료이다. 표 좌측의 그래프는 CPU가 소모하는 전력, 그리고 전력에 시간을 곱한 총 소모 에너지 양을 J 단위로 표기한 자료이고, 우측의 그래프는 CPU의 성능을 표기한 자료이다. 최대한 수평적인 비교를 위하여 동일한 Cortex-A76이 동일한 클럭(2.4GHz ~ 2.6GHz)으로 작동할 때의 성능(Perf)과 전력(Power), 그리고 총 소모 에너지(J)을 비교해 봐야 한다. 테스트를 진행하는 동안 총 소모 에너지의 양은 곧 전력 대비 성능의 역수가 되기 때문에 총 소모 에너지를 통하여 전력 대비 성능을 유추할 수 있다.
표에서 필요한 데이터를 정리하여 보면 다음과 같다.
AP 명칭 / CPU 아키텍쳐 | 생산 공정 | 정수 성능 / 전력 / 총 소모 에너지(J) | 부동소숫점 성능 / 전력 / 총 소모 에너지(J) |
삼성 엑시노스 990 / Cortex-A76 (2.5 GHz) | 7nm LPP | 21.69 / 1.65W / 총 9472J 소모 | 31.26 / 2.01W / 총 5014J 소모 |
퀄컴 스냅드래곤 765G / Cortex-A76 (2.4 GHz) | 21.81 / 1.55W / 총 8877J 소모 | 30.00 / 1.98W / 총 4982J 소모 | |
퀄컴 스냅드래곤 855 (미들 클러스터) / Cortex-A76 (2.43 GHz) | CLN7FF | 22.41 / 1.53W / 총 8576J 소모 | 31.93 / 2.03W / 총 4755J 소모 |
하이실리콘 기린 980 / Cortex-A76 (2.6 GHz) | 25.74 / 1.95W / 총 9480J 소모 | 33.97 / 2.45W / 총 5337J 소모 |
클럭이 상승하면 전압도 상승하기 때문에 전력 소모량은 기하급수적으로 상승하게 된다. 따라서 같은 CPU(Cortex-A76)에 비슷한 클럭(2GHz 중반대)에서의 전력, 그리고 에너지 소모량을 비교해 보았을 때, N7 공정과 7LPP 공정은 오차 범위 내 동급의 전력 효율을 보여준다는 사실을 알 수 있다. 두 공정에서 생산된 CPU는 모두 공통적으로 정수 연산시 9000J 안밖의 에너지를 소모하고 부동소숫점 연산시 5000J의 에너지를 소모하고 있다.
AP 명칭 / CPU 아키텍쳐 | 생산 공정 | 정수 성능 / 전력 / 총 소모 에너지(J) | 부동소숫점 성능 / 전력 / 총 소모 에너지(J) |
하이실리콘 기린 990 4G / Cortex-A76 (2.86 GHz) | CLN7FF+ | 27.85 / 1.82W / 총 8145J 소모 | 38.75 / 2.38W / 총 4597J 소모 |
하이실리콘 기린 990 5G / Cortex-A76 (2.86 GHz) | 27.68 / 1.56W / 총 7051J 소모 | 38.72 / 2.09W / 총 4006J 소모 |
한편 TSMC N7+ 공정에서 양산이 된 기린 990 5G는 정수 연산 테스트에서 7000J, 부동소숫점 테스트에서는 단 4000J을 소모하였다. 기린 990 5G 내의 Cortex-A76은 2.86GHz로 작동하면서 N7이나 7LPP 공정에 양산된 Cortex-A76이 2.4GHz로 작동할 때와 동일한 전력(정수 연산시 1.5W, 부동소숫점 2.0W대)을 소모한다. 이는 TSMC의 N7이 ArF 이머젼 방식의 쿼드 패터닝 공정을 거치는데에 반해 N7+는 EUV 공정에서 양산되었기 때문이다. 다만 N7+의 양산은 월 2만장 수준으로 한정되어 있는 것으로 보이고, 애플의 독점적 공급에 필요한 양산 수량은 월 6만장~7만장이기 때문에 이는 N7+가 아닌 N7P 공정을 통하여 Apple Silicon A13의 양산이 진행중이다. 한편 삼성의 7nm LPP 또한 EUV 공정이지만 위의 표를 보면 고클럭에서 N7+보다 10~20% 밀리면서 상당히 약한 모습을 보여주는데, 이는 공정 최적화가 덜 되었기 때문이다. 실제로 공정 최적화 과정을 거쳐서 퀄컴 스냅드래곤 768G 가 출시되었고, 이 768G의 CPU 클럭은 2.8GHz 까지 상승하였다.
IDLE 및 저클럭에서의 CPU 전력소모 그래프 | |
좌측의 사진은 두 회사의 A9 프로세서 간의 차이를 나타내는 그래프이지만 7nm 에서도 동일하게 적용할 수 있다. 우측의 사진은 AP만 다른 동일한 기종의 스마트폰을 비행기 모드로 설정하여 통신칩으로 인한 편차를 제거하고, 화면을 꺼서 디스플레이로 인한 편차를 제거한 상태에서 IDLE 상태의 AP 전력소모를 비교한 결과이다. 이 결과와 위의 표 내의 자료를 참고하면, 2GHz 후반대의 클럭에서는 TSMC의 N7P, N7+가 삼성전자의 7LPP 대비 상대적인 우위를 가지고 있다는 사실이 간접적으로 드러났지만, 반대로 1GHz 이하의 저클럭에서는 삼성전자의 7LPP가 비교 우위를 점하고 있다는 것을 알 수 있다.
TSMC와 삼성의 7nm 셀 크기 비교 | |
한편 면적(Area) 측면에서는 삼성의 7LPP가 퀄컴 스냅드래곤 855를 양산하는데 쓰인 TSMC의 N7보다 약 5% 더 미세하다고 퀄컴 측에서 2020년 VLSI 심포지엄에서 직접 발표한 적이 있다. 그리고 SRAM 셀의 크기는 삼성의 7LPP가 가장 작은데 이 또한 삼성 파운드리에서 양산된 칩이 작은 면적을 가질 수 있는데 일조한다.
반도체 공정간의 밀도 비교 예측자료를 내놓는 Semiwiki 측에서는 삼성의 7LPP의 CPP가 54nm가 아닌 57nm라고 예측하여 이로 인하여 TSMC의 7FF가 트랜지스터 밀도 측면에서 7LPP를 앞설 것이다 라고 예측을 한 적이 있었지만, 실제 7LPP의 밀도는 90MT/mm^2대가 아닌 101.6MT/mm^2로 HD 셀 기준 7FF/7FFP 보다는 소폭 높고 7FF+(EUV) 보다는 소폭 낮은 수준이다. 7LPP의 CPP가 54nm 라는 것은 테크인사이츠의 실측치에도 명백히 드러나 있는 사실이다.
시기적인 측면에서는 TSMC의 7nm 공정이 18년 하반기에 쓰이기 시작한 Apple A12와 19년 상반기에 쓰이기 시작한 퀄컴 스냅드래곤 855에 적용되었지만, 삼성은 그보다 1년 늦은 19년 하반기의 엑시노스 9825를 양산하는데에 활용되었다.
5.5. 4/5nm [편집]
[ 삼성과 TSMC의 5nm 공정 비교 (클릭시 확대) ]
TSMC와 삼성은 명칭은 같은 5nm 공정으로 붙였지만 각 사의 5nm는 판이하게 다른 모습을 보여주고 있다.
삼성의 5nm 공정은 트랜지스터 밀도의 1.33x 향상, 그리고 면적 감소는 25% 이다. 그에 반해 TSMC는 5nm 공정에서 트랜지스터 밀도의 1.8x 향상, 그리고 45%의 면적 감소라는 파격적인 목표를 제시하고 있다. 따라서 삼성의 5nm는 TSMC의 5nm에 비해 면적 & 밀도 측면에서 약 30% 정도 차이가 난다고 볼 수 있고, 삼성의 5nm는 엄밀히 따지면 풀 노드가 아닌 하프 노드라고 볼 수있다. 그러나 진짜 하프노드인 TSMC N6이나 6nm LPP 공정과 비교할 만한 수준이라는 의미는 아니다. CPP와 메탈 피치, 그리고 ASML Standard Node 기준으로 삼성의 7nm와 5nm는 서로 동일하지만, 25% 면적 감소를 위해 SDB 적용, 트랙 수를 5T로 줄이고, EUV 적용 레이어 수를 훨씬 늘리는 등의 다른 기술들이 적용되었기 때문이다. TSMC도 20nm에서 16nm로 넘어갈 때 ASML Standard Node 기준으로는 두 공정이 서로 동일한 공정이었으나, 소자 측면에서 FinFET을 적용하고, 이를 통하여 소비전력을 획기적으로 낮춘 사례와 일치한다. 하프 노드긴 하지만 풀 노드에 준하는 개선이 이뤄진 공정이라고 판단해도 좋다.
삼성은 이러한 격차를 줄이기 위해 5LPE의 후속 공정인 5LPP와 5LPI, 그리고 4nm 2세대 공정을 준비하고 있고,
양산 시기 면에서는, TSMC의 5nm 공정은 첫 제품이 Apple Silicon A14이기 때문에 2020년 하반기부터 실제 제품이 출하가 되었고, 삼성의 5nm 공정은 첫 제품이 엑시노스 1080이기 때문에 역시 동일한 2020년 하반기부터 실제 제품이 출하가 되었다. 물론 같은 2020년 하반기지만 실제 공개 및 출하 시점에서 삼성의 5nm 공정은 약 2개월 뒤쳐졌다. 물론 이는 고객사의 제품 출시 일정에 따라 달라진 것이기 때문에 본질적으로는 같은 시기라고 보는 것이 맞다.
[ SPEC 2006 기준 CPU 정수 성능과 FP 연산 능력 및 효율 데이터(클릭시 확대) ]
SPEC 2006 기준 CPU 정수 성능과 FP 연산 능력 및 효율 데이터 |
해당 표는 Anandtech에서 측정한 모바일 CPU들의 SPEC 2006 측정 자료이다. 표 좌측의 그래프는 CPU가 소모하는 전력, 그리고 전력에 시간을 곱한 총 소모 에너지 양을 J 단위로 표기한 자료이고, 우측의 그래프는 CPU의 성능을 표기한 자료이다. 최대한 수평적인 비교를 위하여 동일한 Cortex-A77이 동일한 클럭(3.1GHz)으로 작동할 때의 성능(Perf)과 전력(Power), 그리고 총 소모 에너지(J)을 비교해 봐야 한다. 테스트를 진행하는 동안 총 소모 에너지의 양은 곧 전력 대비 성능의 역수가 되기 때문에 총 소모 에너지를 통하여 전력 대비 성능을 유추할 수 있다.
표에서 필요한 데이터를 정리하여 보면 다음과 같다.
AP 명칭 / CPU 아키텍쳐 | 생산 공정 | 정수 성능 / 전력 / 총 소모 에너지(J) | 부동소숫점 성능 / 전력 / 총 소모 에너지(J) |
하이실리콘 기린 9000 / Cortex-A77 (3.13 GHz) | CLN5FF | 37.77 / 2.34W / 총 7754J 소모 | 50.94 / 2.83W / 총 4115J 소모 |
퀄컴 스냅드래곤 865+ / Cortex-A77 (3.09 GHz) | CLN7FFP | 36.00 / 2.59W / 총 8955J 소모 | 50.17 / 3.16W / 총 4648J 소모 |
동일한 조건 하에서 TSMC N7P와 TSMC N5는 동일 성능, 동일 아키텍쳐, 동일 클럭 하에서 N5가 N7P와 비교시 평균적으로 전력 소모량이 12% 더 낮았다. 이는 TSMC가 공개한 수치와는 차이가 좀 있지만, 원래 보통 삼성이나 TSMC와 같은 기업들이 발표하는 Perf/Power/Area 에 대한 정보는 최적의 구간 기준 이라는 점을 항상 명심하여야 한다.
[ SPEC 2006 기준 Cortex-A55 @ 1.8GHz 구동시 전력소모(클릭시 확대) ]
SPEC 2006 기준 Cortex-A55 @ 1.8GHz 구동시 전력소모 |
해당 표는 Anandtech에서 측정한 모바일 CPU의 SPEC 2006 전력 측정 자료이다. 최대한 수평적인 비교를 위하여 동일한 Cortex-A55가 동일한 클럭(1.8GHz)으로 작동할 때의 전력(Power)을 비교해 봐야 한다. 보통 Cortex-A53이나 Cortex-A55는 공정 자체의 PPA를 검증하는데 자주 사용되기 때문에 본 테스트를 통하여 공정 자체의 전력 대비 성능을 유추할 수 있다.
표에서 필요한 데이터를 정리하여 보면 다음과 같다.
AP 명칭 / CPU 아키텍쳐 | 생산 공정 | 전력(mW) | 전력 대비 성능(%) |
퀄컴 스냅드래곤 888 / Cortex-A55 (1.8 GHz) | Samsung 5LPE | 304 | +1.6% |
퀄컴 스냅드래곤 865 / Cortex-A55 (1.8 GHz) | CLN7FFP | 309 | - |
한편 TSMC N7P와 삼성 5LPE는 동일 성능, 동일 아키텍쳐, 동일 클럭 하에서 비교시 5LPE가 Power 측면에서 1~2% 앞서는 수준으로 사실상 오차범위 내에서 동급이었던 것으로 판단이 된다. 7LPP = N7 < 5LPE = N7P < N5 라는 공식이 성립하는 것이다. 물론 삼성의 5nm 공정이 TSMC의 그것보다 기술적으로 10% 더 낮은 수준인 것은 사실이지만, 일부 중화권 미디어에서는 삼성의 5LPE가 TSMC의 N7P보다도 훨씬 낮은 수준의 효율을 가진다고 호도하는 경우도 많은데 이 또한 그대로 수용해서는 안된다. 중화권 사이트의 측정 자료는 대부분 실측 자료가 아니라 어플리케이션으로 예측한 자료이기 때문에 전력소모 측정 면에서 정확하다고 할 수 없기 때문이다. 본 문서에서 Anandtech 사이트의 측정 자료만 올리는 것도 그 때문이다.
한편 인텔은 예전에 자사의 14nm가 진짜 14nm라고 광고했던 것처럼 TSMC의 5nm 공정과 자사의 7nm 공정이 동일한 티어라고 주장하고 있지만, TSMC와 삼성이 5nm 공정을 반년 텀을 두고 2020년 하반기, 2021년 상반기에 내놓는다는 것이 확정된 것과는 달리 현재 인텔의 7nm는 Tape-Out은 커녕 기술적인 세부 사항조차 아직 정하지 못하였고, 2023년으로 양산 시기를 순연 한다는 결정을 내렸다. Semiwiki 측에서 인텔의 7nm 공정이 TSMC/삼성의 3nm 세대와 맞먹는 수준의 트랜지스터 밀도를 가질 것이라는 예측을 내놓은 적이 있지만, 인텔의 하이퍼 스케일링 전략은 이미 물건너간지 오래이다. 인텔 측에서는 공식적으로 자사의 7nm가 N5와 동일한 티어의 공정이라고 말했으니 혼동하지 말자. 이는 인텔 팹이 2023년 이전까지는 TSMC나 삼성과의 비교는 꿈도 꾸지 말아야 한다는 선고가 내려진 셈이다.
5.6. 3nm [편집]
[ 삼성과 TSMC의 3nm 공정 비교 (클릭시 확대) ]
삼성 3GAAE, 3GAAP 공정 기술 사항 | |
TSMC N3 공정 기술 사항(좌측이 구 자료 / 우측이 최근 자료) | |
TSMC와 삼성이 5nm 공정에서 걷는 길이 달랐고, 3nm 공정에서도 역시 서로 다른 길을 걸을 것으로 보여진다.
면적과 밀도 측면에서 양 사에서 언론에 공개한 내용에 따르면 삼성의 3nm 공정은 2019년에는 7LPP와 비교해서 45%의 면적 감소가 이뤄진다고 하였으나 그 이후 2020년에 보도된 자료에 따르면, 5LPE와 비교하여 면적이 35% 감소[20]하기 때문에 이를 통해 미루어 봤을때 밀도는 약 1.5배 증가할 것이고. TSMC의 3nm 공정은 5FF와 비교하여 트랜지스터 밀도가 15% 증가하기 때문에 이를 통해 미루어 봤을때 면적은 약 13% 감소할 것이다. 엄밀히 따지면 TSMC의 N3은 삼성의 3GAAE와는 달리 풀 노드가 아닌 하프 노드라고 볼 수 있다.
그리고 TSMC의 3nm 공정은 소자 측면에서 FinFET을 그대로 유지하면서 2nm 세대부터 GAAFET을 도입할 것이지만 삼성은 3nm GAAE/GAAP에서 조기에 GAAFET(MBCFET)을 적용할 것이다.
따라서 결론적으로 TSMC의 N3 공정은 사실상 N5와 비교해서 하프노드라고 불릴 정도로 작은 개선폭만 보여주는 공정이 될 것이고, 이로 인하여 5nm에서 벌어졌던 공정의 우열 관계는 3nm에서 다시 삼성이 트랜지스터 밀도 측면에서 따라잡고[21], GAAFET을 적용하면서 뒤집히게 될 것이다. 다만 GAAFET 소자의 조기 도입이 과연 득이 될 지 EUV 조기 도입때처럼 독이 될지는 좀 더 지켜봐야 알 수 있는 일이다.
다만 최근 자료에서는 TSMC N3의 밀도 향상치가 더욱 공격적으로 제시되어 있다. TSMC의 N3이 N5에 이어 또 한번 1.7배 수준의 밀도 향상을 이뤄낸다면 GAAFET을 포기하는 대신 1세대에 준하는 수준의 밀도 차이가 날 것이다. 정황상으로는 최근 자료가 더욱 타당한 것으로 보인다. 실제 관련 자료가 TSMC 오피셜로 공개시 정확한 추이를 알 수 있을 것이다.
5.7. 2nm [편집]
TSMC도 자사의 N2 공정에는 GAAFET 소자를 적용할 예정이다.
2nm 이후의 공정에는 어떠한 명칭이 붙을지는 의문이다. 1.4nm, 1.0nm와 같은 소숫점이 붙을 수도 있다. 그러나 파운드리 사의 공정 명칭이 실제 ASML Standard Node보다 약 2세대 가량 앞서나가 버린 시점에서 이러한 명칭 자체가 무의미하다.
2nm 이후의 공정에는 어떠한 명칭이 붙을지는 의문이다. 1.4nm, 1.0nm와 같은 소숫점이 붙을 수도 있다. 그러나 파운드리 사의 공정 명칭이 실제 ASML Standard Node보다 약 2세대 가량 앞서나가 버린 시점에서 이러한 명칭 자체가 무의미하다.
5.8. 결론 [편집]
삼성은 그동안 HKMG, 20nm, 14nm, 10nm, EUV의 적용에 있어서 항상 선두를 유지했으나, 레거시 공정을 제외한 초미세공정 내에서의 점유율 측면에서 지속적으로 삼성이 치고 올라오는걸 묵과할 수가 없었던 TSMC는 7nm 세대부터 천문학적인 돈을 때려 부으면서 공격적인 R&D 전략과 CAPA 확충에 나서기 시작하였다.
그로 인하여 TSMC는 공정미세화 기술력 측면에서 삼성전자를 상대로 역전해내는데 성공하였고,[22] 삼성전자의 파운드리 사업부는 알짜 고객들의 물량을 많이 놓치면서 꽤나 고전하는 모습을 보여주고 있지만, 그래도 양 사간의 기술 격차가 0.5세대 이상으로 까지 확대하도록 놔두지는 않는 중이다. 지금도 한국 1위 기업과 대만 1위 기업은 그동안 쌓아 놓은 자금력을 바탕으로 파운드리 시장에서 매년 수십조원의 규모에 다다르는 투자를 집행하는 중이다.
TSMC가 파운드리 업계의 단독 선두 위치였던 과거와는 달리 이제는 초미세공정 분야에서 위협적인 도전자가 등장하였기 때문에, 과거 40nm, 혹은 그 이전 세대때 "이게 다 TSMC 때문이다." 라는 말이 나올 정도로 자사가 설정한 로드맵 뒤엎고 양산 일정이 순연되면서 수율 불량이 밥 먹듯 튀어나오는 사태는 이젠 볼 수 없게 되었다. 즉 다시 말해서 "이게 다 TSMC 때문이다." 라는 말은 역사 속으로 사라진 셈이다.
그러나 최신 공정에서 이제는 수율 문제 대신 CAPA 문제로 엔비디아나 퀄컴, IBM같은 기업들이 삼성팹으로 넘어가는 상황이다. TSMC가 칩을 찍어주기를 기다려야 했던 상황에 비하면 낫기는 하나, 현재 삼성의 8nm이 TSMC의 N7보다 명백하게 뒤처지는 공정임을 생각하면, CAPA 면에서 아직도 "이게 다 TSMC 때문이다는 유효하다고 볼수 있다." 특히 AMD같은 경우 Dr. Lisa Su가 공개적으로 인정한 것처럼 TSMC의 7nm 생산량이 매우 타이트(tight)한 상황으로, TSMC가 배정된 CAPA를 수익율이 더 높은 서버칩등에 몰아주고 있어서 고질적인 생산량 부족은 현재 2020년까지도 지속되고 있다. 삼성은 TSMC가 못 먹고 흘린것만 주워먹기만 해도 대성공인데, 과거 GF는 최신공정에서 AMD하고 맺은 납품계약만 아니였다면 주워먹기도 힘들어했기 때문이다.
5nm 세대에서는 이 CAPA 부족 문제가 더욱 심화되는 상황이다. 퀄컴도 TSMC의 5nm의 잠재적인 수요자였으나, 애플이 5nm CAPA를 독점하여 스냅드래곤 888을 삼성에게 주문을 넣어야 했다. TSMC는 7nm/7nm EUV에서는 위에 언급한대로 CAPA 부족으로 엔비디아를 놓아줘야 했지만, 그래도 혼자서 애플의 주문을 다 소화하고 퀼컴/하이실리콘/미디어텍/AMD와 같은 2티어 팹리스들의 물량도 어느정도 소화할 수 있었다. 즉, 5nm 최신공정에서 CAPA가 7nm 때보다 더 낮아진 것인데, 이는 TSMC의 웨이퍼 불량율은 낮으나[23] 웨이퍼당 기대한 성능의 칩에 대한 수율은 전체적으로 7nm에 비해서 좋지 못 함을 알수가 있다.[24]
5nm 이후 TSMC의 전략을 보면 TSMC는 7 - 5 - 3 으로의 발전 과정에서 80%, 15%로 초반 5nm에서의 파격적인 변화를 노리는 중이고, 삼성은 7 - 5 - 3 으로의 발전 과정을 거치는 동안 밀도를 각각 33%, 50% 증가시키면서 상당히 완만한 단계의 개선폭을 이루려고 하는 중이다. 5nm 공정에서 일어날 격차는 이게 반영된 결과일 것이다.
미세공정 기술력과 별개로 CAPA, 그리고 빅칩 양산에 도움을 줄 수 있는 CoWoS와 같은 패키징 기술력은 TSMC가 여전히 앞서는 상황이다.[25] 그러나 삼성전자도 퀄컴 센트릭 2400, 엔비디아 GA102, IBM POWER10, 엔비디아 Orin 등을 양산하면서 빅칩 양산에 서서히 도전하는 중이며, 삼성전자는 자사 EUV 공정에 적용하기 위한 EUV용 펠리클 기술을 연구하는 중이다.
한편 TSMC와 삼성전자 파운드리 사업부는 서로와의 경쟁을 통하여 기술 발전을 가속시키고 있는데 인텔은 이를 전혀 따라가지 못하는 상황이다. TSMC의 N5 공정에서 2020년 하반기부터 본격적인 제품이 출시될 예정인데, 그와 동급인 인텔의 7nm는 2023년까지 소식이 없을 예정이기 때문이다. 팹의 기술력 측면에서 최대 3년 격차가 벌어질 수도 있다는 암울한 전망이 현실이 되었다. 이 때문에 인텔이 급한불을 끄고자 일부 제품들에 대한 수주를 줄수도 있다는 소식이 대만/중국측 소스에서 계속 흘러나고 있다. 전설적인 칩 디자이너인 짐 캘러가 인텔을 그만 둔 이유중 하나가 인텔 상층부에게 그냥 TSMC에게 CPU생산 하청주자고 하였으나, 받아들여지지 않아서 그만 두었다는 이야기도 있을 정도.
그로 인하여 TSMC는 공정미세화 기술력 측면에서 삼성전자를 상대로 역전해내는데 성공하였고,[22] 삼성전자의 파운드리 사업부는 알짜 고객들의 물량을 많이 놓치면서 꽤나 고전하는 모습을 보여주고 있지만, 그래도 양 사간의 기술 격차가 0.5세대 이상으로 까지 확대하도록 놔두지는 않는 중이다. 지금도 한국 1위 기업과 대만 1위 기업은 그동안 쌓아 놓은 자금력을 바탕으로 파운드리 시장에서 매년 수십조원의 규모에 다다르는 투자를 집행하는 중이다.
TSMC가 파운드리 업계의 단독 선두 위치였던 과거와는 달리 이제는 초미세공정 분야에서 위협적인 도전자가 등장하였기 때문에, 과거 40nm, 혹은 그 이전 세대때 "이게 다 TSMC 때문이다." 라는 말이 나올 정도로 자사가 설정한 로드맵 뒤엎고 양산 일정이 순연되면서 수율 불량이 밥 먹듯 튀어나오는 사태는 이젠 볼 수 없게 되었다. 즉 다시 말해서 "이게 다 TSMC 때문이다." 라는 말은 역사 속으로 사라진 셈이다.
그러나 최신 공정에서 이제는 수율 문제 대신 CAPA 문제로 엔비디아나 퀄컴, IBM같은 기업들이 삼성팹으로 넘어가는 상황이다. TSMC가 칩을 찍어주기를 기다려야 했던 상황에 비하면 낫기는 하나, 현재 삼성의 8nm이 TSMC의 N7보다 명백하게 뒤처지는 공정임을 생각하면, CAPA 면에서 아직도 "이게 다 TSMC 때문이다는 유효하다고 볼수 있다." 특히 AMD같은 경우 Dr. Lisa Su가 공개적으로 인정한 것처럼 TSMC의 7nm 생산량이 매우 타이트(tight)한 상황으로, TSMC가 배정된 CAPA를 수익율이 더 높은 서버칩등에 몰아주고 있어서 고질적인 생산량 부족은 현재 2020년까지도 지속되고 있다. 삼성은 TSMC가 못 먹고 흘린것만 주워먹기만 해도 대성공인데, 과거 GF는 최신공정에서 AMD하고 맺은 납품계약만 아니였다면 주워먹기도 힘들어했기 때문이다.
5nm 세대에서는 이 CAPA 부족 문제가 더욱 심화되는 상황이다. 퀄컴도 TSMC의 5nm의 잠재적인 수요자였으나, 애플이 5nm CAPA를 독점하여 스냅드래곤 888을 삼성에게 주문을 넣어야 했다. TSMC는 7nm/7nm EUV에서는 위에 언급한대로 CAPA 부족으로 엔비디아를 놓아줘야 했지만, 그래도 혼자서 애플의 주문을 다 소화하고 퀼컴/하이실리콘/미디어텍/AMD와 같은 2티어 팹리스들의 물량도 어느정도 소화할 수 있었다. 즉, 5nm 최신공정에서 CAPA가 7nm 때보다 더 낮아진 것인데, 이는 TSMC의 웨이퍼 불량율은 낮으나[23] 웨이퍼당 기대한 성능의 칩에 대한 수율은 전체적으로 7nm에 비해서 좋지 못 함을 알수가 있다.[24]
5nm 이후 TSMC의 전략을 보면 TSMC는 7 - 5 - 3 으로의 발전 과정에서 80%, 15%로 초반 5nm에서의 파격적인 변화를 노리는 중이고, 삼성은 7 - 5 - 3 으로의 발전 과정을 거치는 동안 밀도를 각각 33%, 50% 증가시키면서 상당히 완만한 단계의 개선폭을 이루려고 하는 중이다. 5nm 공정에서 일어날 격차는 이게 반영된 결과일 것이다.
미세공정 기술력과 별개로 CAPA, 그리고 빅칩 양산에 도움을 줄 수 있는 CoWoS와 같은 패키징 기술력은 TSMC가 여전히 앞서는 상황이다.[25] 그러나 삼성전자도 퀄컴 센트릭 2400, 엔비디아 GA102, IBM POWER10, 엔비디아 Orin 등을 양산하면서 빅칩 양산에 서서히 도전하는 중이며, 삼성전자는 자사 EUV 공정에 적용하기 위한 EUV용 펠리클 기술을 연구하는 중이다.
한편 TSMC와 삼성전자 파운드리 사업부는 서로와의 경쟁을 통하여 기술 발전을 가속시키고 있는데 인텔은 이를 전혀 따라가지 못하는 상황이다. TSMC의 N5 공정에서 2020년 하반기부터 본격적인 제품이 출시될 예정인데, 그와 동급인 인텔의 7nm는 2023년까지 소식이 없을 예정이기 때문이다. 팹의 기술력 측면에서 최대 3년 격차가 벌어질 수도 있다는 암울한 전망이 현실이 되었다. 이 때문에 인텔이 급한불을 끄고자 일부 제품들에 대한 수주를 줄수도 있다는 소식이 대만/중국측 소스에서 계속 흘러나고 있다. 전설적인 칩 디자이너인 짐 캘러가 인텔을 그만 둔 이유중 하나가 인텔 상층부에게 그냥 TSMC에게 CPU생산 하청주자고 하였으나, 받아들여지지 않아서 그만 두었다는 이야기도 있을 정도.
6. 제조 시설 [편집]
- 패키지 & 테스트 담당
- SESS
- TP 센터
- 8인치(200mm) 웨이퍼 생산 팹
- 기흥 6 라인 - 180~70nm 선폭 칩 생산
- 12인치(300mm) 웨이퍼 생산 팹
삼성전자 파운드리 사업부는 TSMC와는 달리 구공정 생산 CAPA가 거의 없고, 대신 65nm, 혹은 그 이하의 생산 라인들이 대다수이며, 최근 새로 건설한 라인은 모두 10nm, 혹은 그 이하의 선폭의 칩을 생산할 수 있도록 EUV 장비를 들이고 있는 초미세공정 전용 라인이다.
반면 국내 제 2위의 반도체 파운드리 회사인 DB하이텍(구 동부하이텍)은 주로 90nm~350nm 선폭의 칩을 주력으로 생산하고 있다.
TSMC가 레거시 공정부터 5nm 초미세 공정까지 각 공정 별로 매출점유율이 상당히 고르게 분포되어 있는 반면에, 삼성전자의 생산 라인은 대부분 10nm 이하로 집중되어 있기 때문에, 파운드리 사업 내에서 총 매출 점유율의 격차는 약 3 : 1 수준이지만, 초미세공정에 한해서는 6 : 4까지 점유율 격차를 줄일 수 있다는 전망이 제기되고 있다.
7. 참고 문서 [편집]
[1] 맨 아랫 문단에 서술된 팹 목록만 봐도 삼성전자의 팹은 대부분 초미세공정에 집중이 되어 있기 때문[2] 가끔 국내 전자 관련 커뮤니티에서 파운드리가 하청이네 아니네 하는 논란이 많은데 파운드리 서비싱 계약에는 의뢰사가 갑으로 들어가고 파운드리 업체가 을로 들어하며, subcontract라는 용어를 사용한다. 즉, 삼성전자는 파운드리 서비싱 업계에서 엄연한 하청업체이다.[3] 파운드리 서비싱 업체에서는 마스크의 회로 정보를 획득하지 않기 때문에 양품 여부를 완벽하게 판단할 수 없다. 통상 파운드리 서비싱 업체에서 양품률을 판단하는 것은 회로의 조적(造積)이 잘 되었다로 판단하는 것이 아니라, 특정 전기적 결과에 의해 판단한다. 이 때문에 파운드리 서비싱 업체에서 양품으로 판정한 제품도 실장 이용시에는 불량으로 나타나는 경우가 종종 있는 것이다(품질 검사를 통과한 제품을 샀는데 꽂아보니 불량이라든가 하는 것). 반면, 반도체를 개발해서 직접 생산까지 하는 업체(인텔)같은 경우에는 회로의 조적 상태에 따른 양품 여부를 판정하기 때문에, 실장 양품률의 신뢰도가 높다. 이처럼 파운드리 서비싱 업체의 양품률 판정의 특성 때문에, 판정 방법에 따라 외재적 양품률을 조정하는 것까지도 가능하다.[4] 실제로 최근에 IBM에서 인간의 두뇌 구조를 모방해 개발한 트루노스 칩셋을 개발하고 삼성전자에서 파운드리 서비싱하는데, 이것을 두고 국내 언론에서는 삼성이 파운드리 서비싱을 하기 때문에 칩셋의 개발에 삼성의 기술이 기여된 것으로 보도를 내기도 하였다. 하지만 해당 칩셋은 미국 국방부의 의뢰를 받아 IBM과 코넬대학교 공과대학이 합작으로 개발한 것으로 삼성이 개발에 직접적으로 참여하거나 기여한 사실은 전무하다. [A] 5.1 5.2 5.3 5.4 해당 예측치는 삼성전자 시스템 LSI와의 내부 거래액을 합산한 수치. 글로벌파운드리 또한 IBM과의 거래액을 합산한 수치이다.[9] 물론 내부거래로 인한 매출까지 합하게 되면 산정 기준이 이상해 질 수도 있다. 외주 생산은 거의 하지 않는 인텔 자체 팹도 내부거래를 포함하면 순식간에 TSMC와 맞먹는 규모의 파운드리 회사라고 부를 수 있기 때문이다. 당장 Xe GPU는 인텔의 사업 내에서 차지하는 비중이 그리 크지 않은데도 불구하고 인텔의 웨이퍼 주문량이 180,000장인 것이 이를 증명한다.[10] 2017년이면 14nm 공정의 인텔 카비레이크와 AMD의 서밋 릿지가 막 나온 시기이다![11] 이는 삼성이 애플, 퀄컴과 스마트폰 사업 관련 대척점에 서있어 파운드리 사업만 전문으로하는 TSMC가 유리한 입장이다. TSMC가 기술력도, 수요를 감당 할 팹들도 갖추고있고, 파운드리 업체의 특성상 고객 유치를 많이하고 대량 수주를 받으면 공급 단가가 떨어지고, 그에따라 고객 유치와 추후 개발비용 확보까지도 되는 업종이라 세계 거물급 고객들로부터 전량 수주를 받아온 TSMC가 기술적으로 삼성보다 우위에 올라서게 된 것이다. 하지만 삼성입장에선 큰일이 아닌게 TSMC의 팹이 아무리 크다한들 펩리스 대기업들의 모든 수요를 감당할 수 있는 규모도 아니고, 클라우드 컴퓨팅의 시대가 도래하면서 꾸준히 늘어나는 반도체 수요를 TSMC와 비슷한 수준에서 생산할 수 있는 기업은 삼성뿐이라 삼성 입장에선 기다리면 고객이 들어오는 입장이 되었다. 실제로 IBM의 POWER 10전량, NVIDIA의 30시리즈 전량, 추후 생산할 물량에 대해 퀄컴과 AMD도 삼성에 손을 내민 입장이다.[12] 웨이퍼 수량으로 감안하여도 855/865의 지분은 말 그대로 붕어빵처럼 찍혀나온 765/765G에 비할 수는 없다.[13] 정식 법인명 : SAMSUNG AUSTIN SEMICONDUCTOR[14] 이것은 앞으로 TSMC가 미국 공장이 현실화되느냐에 따라서 달라질 것이다.[15] 조적 단면적을 넓혀 집적회로에서 발생하는 열 발산을 용이하게 하고자하는 설계 방식이다. 주로 연산형 소자에 이러한 설계 방법이 확산되고 있다. 어느 정도 수준인가하면, 아무 회로가 없는 더미 부분을 붙여서라도 다이의 면적을 넓히려고 하고 있다.[16] 고객사들이 가장 민감하게 생각한 정보가 제품 출하 시기이며, 애플과는 이를 두고 실제 갈등이 있었다. 애플은 삼성이 하청을 받으면서 자연스럽게 애플의 향후 라인업의 출시 시기를 상세히 알게 되었고, 이를 갤럭시 라인업의 출시 시기를 반영하는데 이용했다고 주장했었다. 삼성은 당연히 아니라고 주장했지만, 애플은 결국 단가 문제를 감수하더라도 삼성의 제품을 사용하지 않겠다고 대외적으로 밝히고 삼성에서 모든 물량을 철수시켰다.[17] 그래프의 축척이 달라서 그렇지 실제로 2배 격차가 맞다.[18] 실질적인 공정미세화가 이뤄진 것은 아니지만 FinFET 적용으로 인한 성능, 전력 개선때문에 16nm라는 명칭이 붙은 것으로 보인다. 인텔이 이걸 근거로 자사의 14nm가 진짜 14nm라고 주장하면서 그 14nm를 7년째 우려먹을 예정이다.[19] 실제로 인텔 14nm는 +가 4개까지 붙는다.[20] 당연히 이쪽이 훨씬 더 미세하다.[21] (삼성 = 1.05 × 1.33 × 1.5) vs (TSMC = 1.00 × 1.8 × 1.15)[22] 7nm 세대에서 공정 기술력, 초도 양산 시기, CAPA 및 고객사 유치와 공정 외적인 패키징 기술 같은 면에서 모두 우위를 점하는데 성공하였다.[23] 이것은 TSMC측이 컨퍼런스콜에서 밝힌 것이라 신뢰할만 하다[24] 그래도 최소 어느정도는 되는 것으로 보인다.[25] 당연하다면 당연 한 것이 세계 5대 반도체 패키징 회사들중 4개가 대만회사다. 2위가 미국회사인데, 그게 옛날 아남전자인 Amkor technology다. 창업주의 아들이 미국으로 이민가서 본사도 이제 미국 애리조나에 있다.[26] 메모리 17라인과 같은 건물에 위치해있다
라이선스를 별도로 명시하지 않은 문서는 CC BY-NC-SA 2.0 KR에 따라 이용할 수 있습니다.
기여하신 문서의 저작권은 각 기여자에게 있으며, 각 기여자는 기여하신 부분의 저작권을 갖습니다.
문서의 기여자는 역사 탭에서 확인할 수 있습니다.
접두어의 N: - 나무위키 사용자, R: - 리그베다 위키의 사용자를 뜻합니다.
자세한 사항은 나무위키에서 동일한 문서의 역사를 참고하시기 바랍니다.